特許
J-GLOBAL ID：200903084183797284
半導体素子の実装方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-043019
公開番号（公開出願番号）：特開2003-243447
出願日： 2002年02月20日
公開日（公表日）： 2003年08月29日
要約：
【要約】【課題】 本発明は、半導体素子をフリップチップ実装する工程において、設備コストを抑えかつ信頼性に優れた電気的接続が得られる実装方法を提供することを目的とする。【解決手段】 半導体素子1の接続パッド2上に突起電極3を形成する工程、前記突起電極3の配置に対応して接続用ランド7の表面上に凹部を形成する工程、熱硬化性接着剤8を介して前記半導体素子1を回路基板4に加圧しながら加熱硬化し電気的および機械的接続を得る工程からなる。
請求項（抜粋）：
半導体素子の接続パッド上に突起電極を形成する工程と、前記接続パッドの配置に対応して回路基板上に接続用ランドを形成する工程と、前記突起電極の配置に対応して前記接続用ランドの表面上に凹部を形成する工程と、熱硬化性接着剤を介して前記半導体素子を前記回路基板に加圧しながら加熱硬化し、その後電気的および機械的接続を得る工程とを有することを特徴とする半導体素子の実装方法。
Fターム (6件)：
5F044KK02
, 5F044KK11
, 5F044LL11
, 5F044QQ02
, 5F044QQ03
, 5F044QQ04
