特許

J-GLOBAL ID：200903084189534889

半導体装置

発明者： 松田 明浩 ,  長野 能久 ,  上本 康裕
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-138082
公開番号（公開出願番号）：特開平9-321248
出願日： 1996年05月31日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】 高誘電体または強誘電体を容量絶縁膜とする容量素子を有する半導体装置において、ドライエッチングによるパターン形成時にマイクロローディング現象によって生じる容量素子形状の寸法変動を抑制し、耐電圧特性、自発分極特性のばらつきの少ない容量素子を有し、特性および信頼性に優れた半導体装置を提供することを目的とする。【解決手段】 支持基板11上に50nmから400nmの膜厚を有するPt膜よりなる第一の電極12、SrBixTaxOy等の高誘電率誘電体からなる第一の容量絶縁膜14、および、50nmから300nmの厚さのPt膜よりなる第二の電極15より構成される容量素子の外周部に、第一の電極12と同一材料の金属膜からなるダミーパターン13を第一の電極12を取り囲むように同時に形成する。

請求項（抜粋）：

集積回路が形成された支持基板の一表面上に選択的に形成した金属膜よりなる第一の電極と、前記第一の電極の上面に形成された高誘電率誘電体からなる容量絶縁膜と、前記容量絶縁膜の上面に形成された金属膜よりなる第二の電極とによって構成される容量素子と、前記第一の電極の外周部に前記第一の電極の外縁と所定の間隔を介して配置された金属膜によって構成されるダミーパターンとを備えたこと特徴とする半導体装置。

IPC (7件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 651 ,  H01L 27/04 C ,  H01L 29/78 371