特許

J-GLOBAL ID：200903084196758229

電界効果型トランジスタおよびその製造方法

発明者： 腰塚 靖雄
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平3-202287
公開番号（公開出願番号）：特開平5-029617
出願日： 1991年07月18日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】 より一層微細化する。【構成】 シリコン基板21の表面側にRIEによりトレンチ23、24を形成し、トレンチ23、24を含むシリコン基板21の表面にゲート酸化膜26を形成し、ゲート酸化膜26上にゲート電極27を形成し、ゲート電極27の表面に絶縁膜28を形成し、チャネル領域25の上部以外の不要な部分のゲート酸化膜26を除去してトレンチ23、24を露出させ、この露出されたトレンチ23、24の部分に例えばPH3とSiH2Cl2との混合ガスを用いた気相成長法によりn型不純物が高濃度に含有されたソース領域用膜29およびドレイン領域用膜30を堆積する。トレンチ23、24の深さを浅くすると、ソース領域用膜29およびドレイン領域用膜30の深さxjも浅くなり、したがってゲート長Aを小さくしてもドレイン耐圧が劣化せず、また素子分離幅Bを小さくしても素子分離のパンチスルー耐圧が劣化せず、より一層微細化することができる。

請求項（抜粋）：

シリコン基板の表面側のソース領域およびドレイン領域を形成すべき箇所に形成されたトレンチと、該トレンチに堆積されたソース領域用膜およびドレイン領域用膜とを具備してなることを特徴とする電界効果型トランジスタ。