特許

J-GLOBAL ID：200903084212563514

半導体装置及びその製造方法

発明者： 石塚 修一
出願人/特許権者： 東京エレクトロン株式会社
代理人 (1件)： 井上 俊夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-005468
公開番号（公開出願番号）：特開2000-208622
出願日： 1999年01月12日
公開日（公表日）： 2000年07月28日
要約：

【要約】【課題】配線間に空洞部を設けることにより配線間の容量を低減させる半導体装置において、前記空洞部の形状を配線間の凹部に沿った形状とすること。【解決手段】 第1の層間絶縁膜41の上に、複数の配線35と、隣接する配線35間に凹部30が形成された第2の配線層34を形成する。次いで配線層34の上に、埋め込み特性の悪い成膜材料を用いて例えばCF膜よりなる第2の層間絶縁膜43を成膜する。ここで埋め込み特性の悪い成膜材料として例えばC6 F6 ガスを用い、このガスをプラズマ化することによりCF膜の成膜を行うと、凹部30内へのCF膜の埋め込みを抑えながら配線層34の上にCF膜を成膜でき、これにより配線35間に、凹部30に沿った形状のエアギャップ36を形成することができる。このような半導体装置では、機械的強度の低減を抑えながら、配線間の容量を低減させることができる。

請求項（抜粋）：

複数の配線が形成された配線層と、この配線層の上に設けられ、埋め込み特性の悪い成膜材料により形成された絶縁膜と、を備え、前記配線層には、隣接する配線の間に空洞部が形成されていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/768 ,  H01L 21/31 ,  H01L 21/314

FI (3件)：

H01L 21/90 N ,  H01L 21/31 C ,  H01L 21/314 A

Fターム (72件)：

5F033HH08 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ19 ,  5F033KK01 ,  5F033KK08 ,  5F033KK18 ,  5F033KK33 ,  5F033MM08 ,  5F033MM13 ,  5F033PP12 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ11 ,  5F033QQ81 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR11 ,  5F033RR25 ,  5F033RR29 ,  5F033SS01 ,  5F033SS02 ,  5F033SS15 ,  5F033SS19 ,  5F033SS22 ,  5F033TT02 ,  5F033TT04 ,  5F033XX14 ,  5F033XX17 ,  5F033XX25 ,  5F045AA08 ,  5F045AA09 ,  5F045AA10 ,  5F045AB39 ,  5F045AC02 ,  5F045AF01 ,  5F045AF02 ,  5F045AF03 ,  5F045AF07 ,  5F045AF08 ,  5F045AF10 ,  5F045CB05 ,  5F045DC51 ,  5F045DC61 ,  5F045DC63 ,  5F045DP01 ,  5F045DP02 ,  5F045DP03 ,  5F045EH02 ,  5F045EH11 ,  5F045EH12 ,  5F045EH13 ,  5F045EH16 ,  5F045EH17 ,  5F045EM05 ,  5F058AA10 ,  5F058AB10 ,  5F058AC03 ,  5F058AC05 ,  5F058AD02 ,  5F058AD05 ,  5F058AD06 ,  5F058AD10 ,  5F058AD11 ,  5F058AD12 ,  5F058AE01 ,  5F058AF02 ,  5F058AF04 ,  5F058AG01 ,  5F058AH01 ,  5F058AH02

引用特許：

審査官引用 (3件)

• 半導体集積回路装置の製造方法
  公報種別：公開公報   出願番号：特願平9-140363   出願人：日本電気株式会社
• 低誘電率非晶質フッ素化炭素皮膜およびその製法
  公報種別：公開公報   出願番号：特願平9-022701   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 半導体装置とその製造方法
  公報種別：公開公報   出願番号：特願平6-123871   出願人：テキサスインスツルメンツインコーポレイテツド