特許

J-GLOBAL ID：200903084245799483

半導体装置の製造方法

発明者： 山下 賢哉 ,  北畠 真 ,  楠本 修 ,  高橋 邦方 ,  内田 正雄
出願人/特許権者： 松下電器産業株式会社
代理人 (3件)： 岩橋 文雄 ,  坂口 智康 ,  内藤 浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-108822
公開番号（公開出願番号）：特開2004-319619
出願日： 2003年04月14日
公開日（公表日）： 2004年11月11日
要約：

【課題】電極形成プロセスにおける高温熱処理によるゲート絶縁膜の界面劣化を抑制し、低損失の半導体装置の製造方法を提供する。【解決手段】SiC基板上にゲート絶縁膜を形成し、SiC基板の一部の上にゲート絶縁膜を挟むようにゲート電極を形成し、SiC基板の各一部にソース・ドレイン領域を形成し、ソース・ドレイン領域の上にそれぞれソース・ドレイン電極を形成し、第1のアニールによりソース・ドレイン電極をアロイ化し、SiC基板を500°C以上1000°C以下の温度で酸化性ガスを含む雰囲気に曝露して第2のアニールを行う。【選択図】 図1

請求項（抜粋）：

炭化珪素基板上にゲート絶縁膜を形成する工程Aと、前記炭化珪素基板の一部の上に、前記ゲート絶縁膜を挟むようにゲート電極を形成する工程Bと、前記炭化珪素基板の各一部に、ソース領域及びドレイン領域を形成する工程Cと、前記ソース領域及び前記ドレイン領域の上に、それぞれソース電極及びドレイン電極を形成する工程Dと、第1のアニールを行うことにより前記ソース電極及び前記ドレイン電極をアロイ化する工程Eと、前記炭化珪素基板を500°C以上1000°C以下の温度で酸化性ガスを含む雰囲気に曝露して第2のアニールを行う工程Fとを含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L29/78 ,  H01L21/26 ,  H01L21/28 ,  H01L29/417

FI (4件)：

H01L29/78 301B ,  H01L21/28 301B ,  H01L21/26 F ,  H01L29/50 M

Fターム (26件)：

4M104AA03 ,  4M104BB02 ,  4M104BB05 ,  4M104BB14 ,  4M104CC01 ,  4M104DD79 ,  4M104DD80 ,  4M104FF17 ,  4M104GG08 ,  4M104GG18 ,  4M104HH15 ,  5F140AA10 ,  5F140AA30 ,  5F140BA02 ,  5F140BE07 ,  5F140BE17 ,  5F140BG44 ,  5F140BJ08 ,  5F140BJ11 ,  5F140BJ15 ,  5F140BK12 ,  5F140BK21 ,  5F140BK28 ,  5F140BK35 ,  5F140BK38 ,  5F140BK39