特許

J-GLOBAL ID：200903084259399771

半導体装置の製造方法

発明者： 深沢 正永 ,  門村 新吾
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-252976
公開番号（公開出願番号）：特開2000-091308
出願日： 1998年09月07日
公開日（公表日）： 2000年03月31日
要約：

【要約】【課題】無機系のハードマスクを用いて、有機系低誘電率膜を精密に異方性ドライエッチングする工程を有する半導体装置の製造方法を提供する。【解決手段】導電領域を有する半導体基板上又は下層導電層上に、有機系低誘電率膜を成膜する工程と、前記有機系低誘電率膜上に無機系のハードマスクを成膜する工程と、前記無機系のハードマスクを用いて、前記有機系低誘電率膜をエッチングすることにより、前記導電領域に達する開口部を形成する工程を有する半導体装置の製造方法において、前記無機系のハードマスクを用いて前記有機系低誘電率膜をエッチングすることにより、前記導電領域に達する開口部を形成する工程は、前記無機系ハードマスクのスパッタリング生成物を、前記有機系低誘電率膜の開口部側壁に開口部側壁保護膜として堆積させながら、前記有機系低誘電率膜をエッチングする工程を有する半導体装置の製造方法。

請求項（抜粋）：

導電領域を有する半導体基板上に有機系低誘電率膜を成膜する工程と、前記有機系低誘電率膜上に無機系のハードマスクを成膜する工程と、前記無機系のハードマスクを用いて、前記有機系低誘電率膜をエッチングすることにより、前記導電領域に達する開口部を形成する工程を有する半導体装置の製造方法において、前記無機系のハードマスクを用いて、前記有機系低誘電率膜をエッチングすることにより、前記導電領域に達する開口部を形成する工程は、前記無機系ハードマスクのスパッタリング生成物を、前記有機系低誘電率膜の開口部側壁に開口部側壁保護膜として堆積させながら、前記有機系低誘電率膜をエッチングする工程を有する、半導体装置の製造方法。

Fターム (32件)：

5F004AA01 ,  5F004BA04 ,  5F004BA13 ,  5F004BA14 ,  5F004BA20 ,  5F004BB13 ,  5F004BB14 ,  5F004CA01 ,  5F004CA02 ,  5F004CA03 ,  5F004CA04 ,  5F004DA01 ,  5F004DA02 ,  5F004DA16 ,  5F004DA17 ,  5F004DA18 ,  5F004DA22 ,  5F004DA23 ,  5F004DA25 ,  5F004DA26 ,  5F004DB00 ,  5F004DB03 ,  5F004DB23 ,  5F004EA01 ,  5F004EA03 ,  5F004EA04 ,  5F004EA06 ,  5F004EA07 ,  5F004EA40 ,  5F004EB01 ,  5F004EB02 ,  5F004EB03