特許
J-GLOBAL ID:200903084285786287
多層プリント配線板の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
田下 明人 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-084433
公開番号(公開出願番号):特開2002-246755
出願日: 2001年03月23日
公開日(公表日): 2002年08月30日
要約:
【要約】【課題】 信頼性の高い半導体素子を内蔵する多層プリント配線板の製造方法を提案する。【解決手段】 ICチップ20を通孔に収容する絶縁樹脂基板30Aと、絶縁樹脂基板30Bとを、プリプレグ30Cを介在させて積層して上下から加圧する。プリプレグ30Cからエポキシ樹脂30αがしみ出し、ICチップ20の上面を覆う。これにより、ICチップ20と、絶縁樹脂基板30Aとの上面が完全に平坦になる。このため、ビルドアップ層を形成する際に、バイアホール及び配線を適正に形成することができ、多層プリント配線板の配線の信頼性を高めることができる。
請求項(抜粋):
少なくとも以下の(a)〜(d)の工程を有することを特徴とする多層プリント配線板の製造方法:(a)コア基板に形成した通孔に半導体素子を収容する工程;(b)前記半導体素子を収容するコア基板と、樹脂板とを、未硬化樹脂を心材に含浸するシートを介在させて積層する工程;(c)前記コア基板と樹脂板とを加圧する工程;(d)前記コア基板の上面にビルドアップ層を形成する工程。
IPC (3件):
H05K 3/46
, H01L 21/50
, H01L 21/56
FI (4件):
H05K 3/46 Q
, H05K 3/46 G
, H01L 21/50 A
, H01L 21/56 R
Fターム (38件):
5E346AA02
, 5E346AA12
, 5E346AA15
, 5E346AA43
, 5E346CC04
, 5E346CC09
, 5E346CC32
, 5E346CC37
, 5E346CC54
, 5E346CC55
, 5E346CC57
, 5E346CC58
, 5E346DD02
, 5E346DD17
, 5E346DD25
, 5E346DD32
, 5E346DD44
, 5E346EE02
, 5E346EE09
, 5E346FF04
, 5E346FF07
, 5E346FF10
, 5E346FF15
, 5E346FF17
, 5E346GG15
, 5E346GG17
, 5E346GG18
, 5E346GG22
, 5E346GG23
, 5E346GG25
, 5E346GG27
, 5E346GG28
, 5E346HH02
, 5E346HH07
, 5F061AA01
, 5F061BA04
, 5F061CA22
, 5F061FA06
引用特許:
前のページに戻る