特許

J-GLOBAL ID：200903084291726075

CMOS領域アレイ・センサのための不整合非依存リセット感知

発明者： ズィリアング ジュリアン チェン ,  ユージン ジー.ディアーシュケ
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-000233
公開番号（公開出願番号）：特開平11-266404
出願日： 1999年01月04日
公開日（公表日）： 1999年09月28日
要約：

【要約】【課題】 CMOS作像装置におけるノイズ影響の抑制。【解決手段】 リセットNMOSデバイスが、その線形領域で作動することを確実にすることによって、画素リセット・スイッチの固定パターン・ノイズ影響を抑制する方法。第1の方法は、感知スイッチ供給電圧Vddより少なくとも1つの閾値電圧小さく設定される、個別のリセット・スイッチ供給電圧VRES を用いる。第2の方法は、チャージ・ポンプ(200)及びレベル・シフタ(204)を用い、リセット・ゲート電圧を、リセット(RES)及び感知 (N1)トランジスタの両方に共通の供給電圧Vddよりも少なくとも1つの閾値電圧高くする。

請求項（抜粋）：

フォト感知集積回路の画素回路を作動させるための方法であって、(a) 1つの閾値電圧と所定プロセスの最大閾値変動との少なくとも和の値だけ、リセット・トランジスタの任意のソース/ドレイン電圧よりも大きさが大きいリセット・ゲート電圧を用いて、リセット・トランジスタをオンにし、その後、前記リセット・トランジスタをオフにし、(b) 所望の積分時間の間、フォト感知デバイスが、感知トランジスタの前記ソース/ドレイン端子の1つに照度依存電流を供給できるようにし、その後、(c) 前記リセット・トランジスタの前記1つのソース/ドレイン端子の電圧を感知する工程を含む方法。

IPC (3件)：

H04N 5/335 ,  H03K 17/94 ,  H03K 19/0948

FI (4件)：

H04N 5/335 P ,  H04N 5/335 E ,  H03K 17/94 D ,  H03K 19/094 B