特許
J-GLOBAL ID：200903084293229788
自動利得制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-094741
公開番号（公開出願番号）：特開平6-310959
出願日： 1993年04月22日
公開日（公表日）： 1994年11月04日
要約：
【要約】【目的】AGC制御カウンタの動作/停止をコントロールする事によって動作の安定した自動利得制御回路を提供する。【構成】増幅器1とピーク値検出回路2とサンプル・ホールド回路(S/H)3とフレーム発生回路4と第1のコンパレータ(CMP)5と第2のコンパレータ(CMP)6、カウンタ7とカウンタ制御回路8とAGC制御カウンタ9より構成されている。
請求項（抜粋）：
入力信号を制御信号に応じて可変増幅する増幅器と、この増幅器の出力信号の一定期間毎のピーク電圧を検出するピーク値検出回路と、このピーク値検出回路のピーク値を一定期間保持するサンプル・ホールド回路と、このサンプル・ホールド回路の一定期間内のピーク電圧と基準電圧を比較しステップアップ信号またはステップダウン信号を出力するコンパレータと、前記ステップアップ信号と前記ステップダウン信号に応じてステップを制御する前記制御信号を出力するAGC制御カウンタと、前記ピーク値検出回路と前記サンプル・ホールド回路と前記AGC制御カウンタとの同期を取るフレーム信号を発生させるフレーム発生回路とを有する自動利得制御回路において、前記コンパレータが、ピーク電圧と第1の基準電圧とを比較する第1のコンパレータと、ピーク電圧と前記第1の基準電圧値未満の第2の基準電圧と比較する第2のコンパレータとを有し、前記第1のコンパレータの出力のステップアップ信号または第2のコンパレータの出力のステップダウン信号をカウントするカウンタと、前記カウンタのカウンタ値によって前記AGC制御カウンタのステップ変更の動作および停止を指示するカウンタ制御回路とを有することを特徴とする自動利得制御回路。
IPC (4件)：
H03G 3/20
, H03G 3/30
, H03G 5/16
, H04B 3/06
