特許
J-GLOBAL ID:200903084304007286
半導体装置およびその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (6件):
吉武 賢次
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
, 箱崎 幸雄
公報種別:公開公報
出願番号(国際出願番号):特願2003-166353
公開番号(公開出願番号):特開2005-005438
出願日: 2003年06月11日
公開日(公表日): 2005年01月06日
要約:
【課題】ゲート電極の低抵抗化を実現するとともに終端部での耐圧安定性を確保する。【解決手段】パワーMOSFET1において、終端部の領域Rtを画定する酸化膜10をドリフト層102の上に直接形成する。酸化膜10のセル部側の端部をマスクとするイオン注入および熱処理により終端部ベース領域40の表面層に高濃度不純物拡散層42を形成する。酸化膜10のセル部側の端面にサイドウォールスペーサ16を形成し、ゲート電極のサイドウォールスペーサ114と酸化膜10のサイドウォールスペーサ16とをマスクとして金属シリサイド層44を自己整合的に形成する。【選択図】 図1
請求項(抜粋):
第1導電型の半導体基板と、
前記半導体基板の第1の主面に形成され、第1の領域と、この第1の領域の外周に位置する第2の領域と、を有する第1導電型のドリフト層と、
前記ドリフト層の前記第1の領域に形成されたセル部であって、前記第1の領域の表面層に選択的に形成された第2導電型の第1のベース領域と、この第1のベース層の表面層に選択的に形成された第1導電型のソース領域と、前記第1のベース領域の表面層と前記ソース領域の表面層とに共通に形成された第1の金属化合物と、前記第1のベース領域および前記ソース領域の上に第1の絶縁膜を介して形成され、上面に形成された第2の金属化合物を有する制御電極と、を含むセル部と、
前記ドリフト層の前記第2の領域に形成され、空乏層を伸ばすことにより電界を緩和して耐圧を維持する終端部であって、前記第1導電型のドリフト層の前記第2の領域における表面層に選択的に形成された第2導電型の第2のベース領域と、この第2のベース領域の表面層に形成された第2導電型の不純物拡散領域と、この不純物拡散領域内の表面層に設けられ、その前記終端部側の端面が前記不純物拡散領域の前記終端部側の端面よりも前記セル部側に位置するように形成された第3の金属化合物と、を含む終端部と、
前記第1の金属化合物と前記第3の金属化合物に共通に接触するように形成された第1の主電極と、
前記半導体基板の前記第1の主面とは逆の第2の主面に形成された第2の主電極と、
を備える半導体装置。
IPC (2件):
FI (5件):
H01L29/78 652J
, H01L29/78 652A
, H01L29/78 652P
, H01L29/78 653A
, H01L29/78 658F
前のページに戻る