特許
J-GLOBAL ID：200903084304703215
半導体素子駆動回路
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-126528
公開番号（公開出願番号）：特開平8-321756
出願日： 1995年05月25日
公開日（公表日）： 1996年12月03日
要約：
【要約】【目的】 短絡が生じた後に半導体素子がOFFする場合において生じる、サージ電圧を抑制する。【構成】 半導体素子2のゲート電極に接続されたカソードと、トランジスタ3bのコレクタに接続されたアノードとを有するツェナーダイオード3aが設けられる。短絡が生じた場合、スイッチSW3によって抵抗1cを介してゲート電極が放電される。この際、トランジスタ3bがOFFするのに必要な応答時間が長くても、ツェナーダイオード3aがOFFするのに必要な応答時間が短いので、短絡電流制限回路3は放電には寄与せず、放電の時定数を縮めることはない。【効果】 主電流の時間微分di/dtの絶対値を抑制することができる。
請求項（抜粋）：
制御電極と、前記制御電極に与えられる電圧によって互いの導通/非導通が制御される第1及び第2の電極と、前記第1及び第2の電極の間に流れる主電流をモニターするモニター電極とを含む半導体素子を駆動する半導体素子駆動回路であって、(a)前記モニター電極に接続され、前記主電流の値を検出する電流検出回路と、(b)前記主電流の値が第1の値を越えた場合に活性化する制御信号を出力する制御信号発生手段と、(c) (c-1)前記制御信号の非活性状態に基づいて、前記第1及び第2の電極を互いに導通させる第1の電圧を与える第1の電源及び前記第1及び第2の電極を互いに非導通させる第2の電圧を与える第2の電源のいずれか一方を、(c-2)前記制御信号の活性化状態に基づいて、第1の抵抗を介して、前記第2の電源を、それぞれ前記制御電極に対し接続する駆動主部と、(d)前記制御電極及び前記第2の電極に接続され、前記主電流の値が前記第1の値より大なる第2の値を越えた場合に導通し、前記第2の値を越えない場合に非導通するスイッチング手段とを備え、前記スイッチング手段は(d-1)前記モニター電極に接続された制御電極と、第1の電極と、自身の前記制御電極に与えられた電圧に基づいて自身の前記第1の電極との導通/非導通が制御され、前記半導体素子の前記第2の電極に接続された第2の電極とを含むトランジスタと、(d-2)前記トランジスタの前記第1の電極と前記半導体素子の前記制御電極との間に、ツェナー降伏電流が前記トランジスタの前記第1及び第2の電極の間に流れる電流と同方向となるように接続された定電圧ダイオードとを有する半導体素子駆動回路。
IPC (2件)：
FI (2件)：
H03K 17/08 Z
, H03K 17/16 F
