特許
J-GLOBAL ID：200903084321949864
半導体記憶装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平9-265293
公開番号（公開出願番号）：特開平11-102591
出願日： 1997年09月30日
公開日（公表日）： 1999年04月13日
要約：
【要約】【課題】 記憶データの誤出力や、ビット破壊による半導体記憶装置自体の破壊等のない、信頼性の高い半導体記憶装置を提供すること。【解決手段】 複数の不揮発性メモリトランジタ有し、該不揮発性メモリトランジスタをビットとするメモリマトリックス1と、書き込み回路や高電圧発生回路デコーダから成る書き込み手段2と、センスアンプによる読み出し回路やデコーダから成る読み出し手段3と、制御回路4と、不揮発性メモリトランジスタによる第2の記憶装置5を有する構成とした。
請求項（抜粋）：
周囲を絶縁膜で囲まれたフローティングゲートを持つ不揮発性メモリトランジスタを有し、前記フローティングゲート内の電子電荷の多少によって起きる高しきい値電圧状態と低しきい値電圧状態とによって前記不揮発性メモリトランジスタがデータを記憶し、かつ前記不揮発性メモリトランジスタに前記データを書き込むデータ書き込み手段と、前記データを外部に読み出すデータ読み出し手段と、前記データ書き込み手段及びデータ読み出し手段を制御する制御手段とを有する半導体記憶装置において、前記データ読み出し手段は、前記不揮発性メモリトランジスタの前記高しきい値電圧が第1の所定の電圧より低い場合は第1の異常と判定する第1の手段を有し、前記制御手段は、前記第1の異常を検知された前記不揮発性メモリトランジスタに対応するアドレスとビットを、第2の不揮発性メモリトランジスタによる第2の記憶装置に記憶させる第2の手段と、記憶データを読み出すように要求された前記不揮発性メモリトランジスタのアドレスが前記第2の記憶装置に記憶されている前記アドレスと同じ場合に、前記ビットに対応する前記データ読み出し手段に、第1の信号を送る第3の手段を有するとともに、前記データ読み出し手段は、前記第1の信号を受けた場合に、前記不揮発性メモリトランジスタの記憶データを読み出さずに、前記高しきい値電圧に相当するデータを外部へ読み出す第4の手段を有することを特徴とする半導体記憶装置。
IPC (2件)：
G11C 16/02
, G11C 29/00 605
G11C 17/00 613
, G11C 29/00 605 Z
, G11C 17/00 601 Q
