特許
J-GLOBAL ID：200903084342618841
LCD駆動回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-223244
公開番号（公開出願番号）：特開平5-061441
出願日： 1991年09月04日
公開日（公表日）： 1993年03月12日
要約：
【要約】【目的】LCD駆動端子を通常の入出力ポートと機能兼用するための経済的な手段を提供する。【構成】入出力モードレジスタ11が出力モード選択時および、出力データラッチ7がロウレベル(またはハイレベル)の時、LCD駆動トランジスタ1〜4をすべてオフするように構成し、LCD駆動出力,CMOS出力,入力ポートの3つの使用方法を入出力モードレジスタ11と出力データラッチ7の保持値の組合せによって選択できるように構成する。【効果】応用装置のLCD表示の画素数に応じて、端子の機能を使い分けることができ、端子が無駄にならない。
請求項（抜粋）：
LCD駆動電源をLCD駆動出力端子に出力するLCD駆動トランジスタと、前記LCD駆動トランジスタの駆動タイミングを生成するタイミング生成回路とを有するLCD駆動回路において、出力端子を前記LCD駆動出力端子に接続したスリーステート出力バッファと、前記スリーステート出力バッファの出力データを保持する第1のデータラッチと、前記スリーステート出力バッファのオン・オフ状態を制御する第2のデータラッチと、前記LCD駆動出力端子に接続した入力バッファとを備え、前記第2のデータラッチが、前記3ステート出力バッファをオンする値を保持している時、または前記第2のデータラッチが前記3ステート出力バッファをオフする値を保持し、前記第1のデータラッチの保持値が第1の値である時、前記LCD駆動トランジスタをオフするように構成し、前記第2のデータラッチが、前記スリーステート出力バッファをオフする値を保持し前記第1のデータラッチの保持値が第2の値である時、前記LCD駆動トランジスタは前記タイミング生成回路の生成する駆動タイミングによってオンオフするように構成したことを特徴とするLCD駆動回路。
IPC (2件)：
G09G 3/36
, G02F 1/133 505
