特許

J-GLOBAL ID：200903084383988610

遅延回路

発明者： 田 中 義 幸 ,  作 井 康 司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-259357
公開番号（公開出願番号）：特開平5-102791
出願日： 1991年10月07日
公開日（公表日）： 1993年04月23日
要約：

【要約】【目的】 出力側に接続された次段の回路が動作して電源電位が変動しても安定的に動作する遅延回路を提供する。【構成】 電荷の充放電が行われる容量(C)と、入力端へ第1レベルの信号VINが加えられた充電時に導通して、前記容量Cに電荷を充電する第1スイッチング手段(MP1,MP2)と、前記入力端に第2レベルの信号VINが加えられた放電時に導通して、前記容量中の電荷を放電する第2スイッチング手段(MN1)と、前記容量C中の充電電位が入力されるバッファ回路(IV3 ,IV4 ,IV5 )と、前記放電時において、前記容量Cの充電電位が予め定めた値(Vth,Vth2)よりも低下したときに導通して、前記容量中の電荷を放電する第3スイッチング手段(MNB)と、を備える。

請求項（抜粋）：

電荷の充放電が行われる容量と、入力端へ第1レベルの信号が加えられた充電時に導通して、前記容量に電荷を充電する第1スイッチング手段と、前記入力端に第2レベルの信号が加えられた放電時に導通して、前記容量中の電荷を放電する第2スイッチング手段と、前記容量中の充電電位が入力されるバッファ回路と、前記放電時において、前記容量の充電電位が予め定めた値よりも低下したときに導通して、前記容量中の電荷を放電する第3スイッチング手段と、を備えたことを特徴とする遅延回路。

引用特許：

審査官引用 (2件)

• 特開平2-235432
  
• 特開平4-129321