特許
J-GLOBAL ID：200903084387549573
プリント基板上へのベアチップ実装構造
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
大川 宏
公報種別：公開公報
出願番号（国際出願番号）：特願平7-205796
公開番号（公開出願番号）：特開平9-055579
出願日： 1995年08月11日
公開日（公表日）： 1997年02月25日
要約：
【要約】【課題】 チップコート樹脂の剥離の防止により、いっそう信頼性が向上しているプリント基板上へのベアチップ実装構造を提供すること。【解決手段】 基板3と配線7とを有するプリント基板37と、その表面の少なくとも一部を覆うソルダーレジスト層6と、プリント基板37の表面に装着された半導体素子のベアチップ1と、ベアチップ1の少なくとも一部とその周囲のソルダーレジスト層6の一部とを覆って密封しているチップコート樹脂5とを有するプリント基板上へのベアチップ実装構造において、ソルダーレジスト層6のチップコート樹脂5に覆われている表面の少なくとも一部は、ナシ地61であることを特徴とする。ナシ地表面61にチップコート樹脂5が強固に接着するので、チップコート樹脂5の剥離が防止されて剥離による不具合が起こらず、信頼性が向上する。
請求項（抜粋）：
絶縁体からなる基板と該基板の表面に形成されている良導体からなる配線とを有するプリント基板と、該プリント基板の表面の少なくとも一部を覆うソルダーレジスト層と、該プリント基板の表面に装着された半導体素子のベアチップと、該ベアチップの少なくとも一部と該ベアチップの周囲の該ソルダーレジスト層の一部とを覆って密封しているチップコート樹脂と、を有するプリント基板上へのベアチップ実装構造において、前記ソルダーレジスト層の前記チップコート樹脂に覆われている表面の少なくとも一部は、ナシ地であることを特徴とするプリント基板上へのベアチップ実装構造。
IPC (3件)：
H05K 3/28
, H01L 21/56
, H05K 1/18
H05K 3/28 G
, H01L 21/56 E
, H05K 1/18 J
