特許

J-GLOBAL ID：200903084416537121

SOI構造の半導体装置およびその製造方法

発明者： 国分 徹也
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平9-130329
公開番号（公開出願番号）：特開平10-308516
出願日： 1997年05月02日
公開日（公表日）： 1998年11月17日
要約：

【要約】【課題】ソース/ドレイン領域とボディコンタクト領域が短絡せずにソース/ドレイン領域を金属シリサイド化してソース/ドレイン領域の低抵抗化を実現するSOI構造の半導体装置及びその製造方法の提供。【解決手段】基板上に形成された絶縁層上の単結晶シリコン層に形成されたMOSトランジスタを含むSOI構造の半導体装置において、チャネル領域とボディコンタクト領域11とを接続する所定の経路12を覆う絶縁層14を備え、該経路を覆う絶縁層の側壁部の絶縁層15がソース及びドレイン領域の一部を覆い、ゲート電極及び、ソース/ドレイン領域の絶縁層14及び側壁絶縁層15で覆われた領域以外の領域、ボディコンタクト領域に金属シリサイド層が形成され、ソース/ドレイン領域と所定の経路12間はpn接合で分離されている。

請求項（抜粋）：

基板と、前記基板上に形成された絶縁層と、該絶縁層上の単結晶シリコン層に形成されたMOSトランジスタと、を含むSOI(Silicon On Insulator)構造の半導体装置であって、前記MOSトランジスタのチャネル領域と、前記単結晶シリコン層に設けられるボディコンタクト領域と、を接続するための所定の経路を覆う絶縁層を備え、前記所定の経路を覆う絶縁層の側壁部のサイドウォール絶縁層が、前記MOSトランジスタのソース及びドレイン領域の一部を覆い、前記ソース領域、前記ドレイン領域の前記絶縁層及びサイドウォール絶縁層で覆われた領域以外の領域、及び前記ボディコンタクト領域に金属シリサイド層が形成されており、前記ソース/ドレイン領域と前記所定の経路との間は電気的に分離されている、ことを特徴とするSOI構造の半導体装置。

IPC (4件)：

H01L 29/786 ,  H01L 27/118 ,  H01L 27/08 331 ,  H01L 21/336

FI (8件)：

H01L 29/78 616 V ,  H01L 27/08 331 E ,  H01L 21/82 M ,  H01L 29/78 618 A ,  H01L 29/78 621 ,  H01L 29/78 626 C ,  H01L 29/78 626 B ,  H01L 29/78 627 A