特許
J-GLOBAL ID：200903084443247879
コンピュータシステム
発明者：
出願人/特許権者：
代理人 (1件)：
大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-291615
公開番号（公開出願番号）：特開平10-133918
出願日： 1996年11月01日
公開日（公表日）： 1998年05月22日
要約：
【要約】【課題】 本発明は、アドレス空間が重複するメモリを使用し、通常使用時と初期化時に切り替え使用する構成を採ることにより、メモリダンプを容易に、かつ、十分な信頼性をもって実現しうるコンピュータシステムを構築することを主な特徴とする。【解決手段】 第1のRAM13、14と第2のRAM15を用い、アドレス制御回路16、18により通常使用時、あるいは初期化実行時に応じたアドレスデコードのための条件信号が生成され、リセットスイッチ押下時、通常使用している第1のRAMのメモリアドレス空間の一部を第2のRAMのメモリアドレス空間に割り当て、通常使用時に割り当てられていた第1のRAMの該当領域を第1のRAMのメモリアドレス空間の別領域に割り当てる。メモリダンプが起動された際、第2のRAMを使ってのみ動作し、スイッチが押下された時点での第1のRAMの内容を外部記憶装置に退避する
請求項（抜粋）：
システムを初期化するためのプログラムが格納されるROMと、外部記憶装置に格納されたプログラムが必要に応じて呼び出され、その内容が書き込まれるとともに、作業領域としても使用される第1のRAMと、この第1のRAMのアドレス空間の一部が重複して割り当てられ、初期化実行時にのみ使用される第2のRAMと、通常使用時、あるいは初期化実行時、それぞれに応じたアドレスデコードのための条件信号を生成するアドレス制御回路と、初期化実行時、上記アドレス制御回路出力により、通常使用している第1のRAMのメモリアドレス空間の一部を第2のRAMのメモリアドレス空間に割り当て、通常使用時に割り当てられていた第1のRAMの該当領域を第1のRAMのメモリアドレス空間の別領域に割り当てるための信号を生成するアドレスデコーダと、上記ROM出力に従い、上記第1、第2のRAMを使用してシステムの初期化を実行する初期化制御回路とを具備することを特徴とするコンピュータシステム。
IPC (2件)：
FI (2件)：
G06F 11/34 Q
, G06F 1/00 350 A
