特許
J-GLOBAL ID：200903084457254681
半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-135400
公開番号（公開出願番号）：特開2000-332235
出願日： 1999年05月17日
公開日（公表日）： 2000年11月30日
要約：
【要約】【課題】伝導キャリアの移動度を高く保つ半導体装置およびその製造方法を提供する。【解決手段】MOSFETのゲート絶縁膜中に帯電性材料(窒素などの帯電性元素を添加したシリコン酸化膜または高誘電率膜)層を形成することで、チャネル領域への不純物導入なしに、しきい電圧を調整する。
請求項（抜粋）：
第1導電型を有する半導体基板にゲート絶縁膜を介して設けられたゲート電極と、前記半導体基板内に互いに分離して設けられた第2導電型の拡散層領域を備えた半導体装置において、ゲート絶縁膜の全部またはその一部が第1導電型に帯電することを特徴とする半導体装置。
Fターム (5件)：
5F040DA06
, 5F040ED02
, 5F040ED03
, 5F040ED05
, 5F040FC15
