特許

J-GLOBAL ID：200903084517882903

半導体装置

発明者： 槇田 千佳男 ,  唐沢 国彦
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-003501
公開番号（公開出願番号）：特開2002-208644
出願日： 2001年01月11日
公開日（公表日）： 2002年07月26日
要約：

【要約】【課題】 充分に微細化されたMOSトランジスタから構成されても、静電破壊を防止することができる半導体装置を得ること。【解決手段】 NMOSトランジスタMNに並列に接続されたサージ保護回路1を設けたNMOSトランジスタ回路10において、NMOSトランジスタMNのバックゲートとGNDとの間に抵抗R1を介在させることにより、NMOSトランジスタの電極パッド2側の半導体端子に、サージ保護回路1よりも高い入力インピーダンスを与える。

請求項（抜粋）：

MOSトランジスタと、当該MOSトランジスタのソースまたはドレインと電極パッドとを接続する配線に並列に接続されたサージ保護回路と、を具備した半導体装置において、前記サージ保護回路の入力インピーダンスよりも高いインピーダンスを有するとともに前記MOSトランジスタのバックゲートに接続されるインピーダンス付加手段を備えたことを特徴とする半導体装置。

IPC (9件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8222 ,  H01L 27/06 ,  H01L 21/8249 ,  H03K 17/16 ,  H03K 19/003

FI (6件)：

H03K 17/16 M ,  H03K 19/003 C ,  H01L 27/08 321 H ,  H01L 27/04 H ,  H01L 27/06 101 U ,  H01L 27/06 321 G

Fターム (48件)：

5F038AV06 ,  5F038BH02 ,  5F038BH04 ,  5F038BH06 ,  5F038BH13 ,  5F038EZ20 ,  5F048AA02 ,  5F048AB07 ,  5F048AC03 ,  5F048AC05 ,  5F048AC10 ,  5F048BA04 ,  5F048BE03 ,  5F048BH01 ,  5F048CC00 ,  5F048CC01 ,  5F048CC04 ,  5F048CC06 ,  5F048CC08 ,  5F048CC10 ,  5F048CC13 ,  5F048CC16 ,  5F048CC19 ,  5F082AA33 ,  5F082BC04 ,  5F082BC09 ,  5F082BC11 ,  5F082BC15 ,  5F082FA13 ,  5F082FA16 ,  5F082GA04 ,  5J032AC18 ,  5J055AX26 ,  5J055AX64 ,  5J055BX16 ,  5J055CX27 ,  5J055DX13 ,  5J055DX14 ,  5J055DX22 ,  5J055EX07 ,  5J055EY01 ,  5J055EY12 ,  5J055EY21 ,  5J055EZ62 ,  5J055FX08 ,  5J055FX12 ,  5J055GX01 ,  5J055GX07