特許

J-GLOBAL ID：200903084558386309

スルーホールの形成方法及び半導体装置の製造方法

発明者： 山内 博史
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2002-041899
公開番号（公開出願番号）：特開2003-243503
出願日： 2002年02月19日
公開日（公表日）： 2003年08月29日
要約：

【要約】【課題】 下部配線層及び絶縁膜に劣化を生じさせることなく、良好な形状のスルーホールを形成し、電気抵抗の低いスルーホールを形成することを課題とする。【解決手段】 (a)フォトリソグラフィーにより絶縁膜上にレジストパターンを形成する工程と、(b)レジストパターンに基づいて絶縁膜をドライエッチングすることによりスルーホールを形成する工程と、(c)ドライエッチングによりレジストパターンを除去する工程と、(d)ドライエッチングによりスルーホール内のポリマー残留物を除去する工程とを含むスルーホールの形成方法により、上記の課題を解決する。

請求項（抜粋）：

(a)フォトリソグラフィーにより絶縁膜上にレジストパターンを形成する工程と、(b)レジストパターンに基づいて絶縁膜をドライエッチングすることによりスルーホールを形成する工程と、(c)ドライエッチングによりレジストパターンを除去する工程と、(d)ドライエッチングによりスルーホール内のポリマー残留物を除去する工程とを含むスルーホールの形成方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/3065

FI (2件)：

H01L 21/90 A ,  H01L 21/302 F

Fターム (68件)：

5F004AA09 ,  5F004BA04 ,  5F004BB18 ,  5F004BB19 ,  5F004DA01 ,  5F004DA24 ,  5F004EB01 ,  5F033GG00 ,  5F033GG02 ,  5F033HH08 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK07 ,  5F033KK08 ,  5F033KK11 ,  5F033KK13 ,  5F033KK14 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033KK26 ,  5F033KK33 ,  5F033MM05 ,  5F033MM07 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP19 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ14 ,  5F033QQ15 ,  5F033QQ16 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ92 ,  5F033QQ96 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR11 ,  5F033RR13 ,  5F033RR14 ,  5F033RR15 ,  5F033RR24 ,  5F033RR29 ,  5F033SS04 ,  5F033SS08 ,  5F033SS10 ,  5F033SS11 ,  5F033SS25 ,  5F033SS27 ,  5F033TT02 ,  5F033WW06 ,  5F033XX01 ,  5F033XX09 ,  5F033XX10 ,  5F033XX21 ,  5F033XX34

引用特許：

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-008845   出願人：日本電気株式会社
• 半導体装置および半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-271405   出願人：三菱電機株式会社