特許
J-GLOBAL ID：200903084559174259
半導体装置とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-271330
公開番号（公開出願番号）：特開平6-120458
出願日： 1992年10月09日
公開日（公表日）： 1994年04月28日
要約：
【要約】【目的】 貼り合わせSOI基板を用いた半導体装置に関し、余計な工程や電源を用いることなく、n型反転が発生しないp型SOI基板を用いた半導体装置を提供する。【構成】 活性層(3)側に1016cm-3以下のp型不純物濃度の基板を用い、支持基板(1)側に1018cm-3以上のp型不純物濃度の基板を用いた貼り合わせSOI基板を用い、このp型不純物濃度の差に起因する活性層(3)と支持基板(1)のフェルミ準位差によって活性層(3)の下部に正孔(4)を蓄積して、下地絶縁層(2)中に生じる正の固定電荷によって活性層(3)中に生じるn型反転を補償する。
請求項（抜粋）：
活性層側に1016cm-3以下のp型不純物濃度の基板を用い、支持基板側に1018cm-3以上のp型不純物濃度の基板を用いた貼り合わせSOI基板を用いたことを特徴とする半導体装置。
IPC (3件)：
H01L 27/12
, H01L 27/08 331
, H01L 21/76
