特許
J-GLOBAL ID：200903084560364118
パターン実装禁止帯におけるデザインルールチェック方法
発明者：
出願人/特許権者：
代理人 (1件)：
大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-042327
公開番号（公開出願番号）：特開平10-240789
出願日： 1997年02月26日
公開日（公表日）： 1998年09月11日
要約：
【要約】【課題】 本発明は、従来のデザインルールチェックに、特定の禁止帯に対して、禁止帯上に配置されたパターンの信号名を確認し許可された信号ならエラー通知を無効とする手段を付加することにより、真のエラーのみ検出できるパターン実装禁止帯におけるデザインルールチェック方法を構築することを主な特徴とする。【解決手段】 CADを用いたプリント基板のレイアウト設計システムにおいて、デザインルールチェックルーチン513は、禁止帯上にパターンが配線されている場合、禁止帯の種類とそのパターンに流れる信号をチェックし、禁止帯が特定の信号だけは許し、かつ、パターンに流れる信号が許されているものならばエラーと見なさない。否の場合、マンマシンツール54を介してエラー表示を行い設計者に注意を喚起する。
請求項（抜粋）：
CADを用いたプリント基板のレイアウト設計システムにおいて、パターン実装禁止帯上にパターン配線がなされているか否かを検査し、パターン配線がなされていることを検出した場合、その禁止帯の種類が特定の信号が流れるパターンを許すものであれば、更にその禁止帯に流れる信号名を検査し、その信号名が許可されているものであれば正常とすることを特徴とするパターン実装禁止帯におけるデザインルールチェック方法。
IPC (2件)：
FI (2件)：
G06F 15/60 666 C
, H05K 3/00 D
