特許

J-GLOBAL ID：200903084564548736

オーバサンプリングA/D変換器用ΣΔ変調器

発明者： 伊戸川 寛昭 ,  三好 清司 ,  池谷 陽三 ,  氏家 浩幸
出願人/特許権者： 富士通株式会社
代理人 (1件)： 大菅 義之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-322010
公開番号（公開出願番号）：特開平5-160735
出願日： 1991年12月05日
公開日（公表日）： 1993年06月25日
要約：

【要約】【目的】 実際に変換に必要な帯域よりもはるかに高い周波数にサンプリング周波数をとるオーバサンプリングA/D変換器用のΣΔ変調器に関し、二次遅れ二重積分ΣΔ変調器における積分器の飽和の緩和と、高入力レベルでのS/N特性劣化の解決を目的とする。【構成】 二次遅れ二重積分ΣΔ変調器において、入力端子からの信号を増幅し、入力端子側からみて第1の積分器15に加算結果を出力する加算器14の正入力端子に出力する、増幅度α1 =1.0 以下の第1の手段21と、変調器の出力信号のD/A変換器19による変換結果としての帰還信号を増幅して加算器14の負入力端子に出力する、増幅度β1 =α1 の第2の手段22と、積分器15の出力を増幅し、第2の積分器17に加算結果を出力する加算器16の正入力端子に出力する、増幅度1.0 の第3の手段23と、帰還信号を増幅して加算器16の負入力端子に出力する、増幅度1.0 以下の第4の手段24とを備えるように構成する。

請求項（抜粋）：

入力端子からの入力信号と帰還信号との差を求める第1の加算器(14)と、該第1の加算器(14)の出力を積分する、信号ルートに遅延器を有する第1の積分器(15)と、該第1の積分器(15)の出力と該帰還信号との差を求める第2の加算器(16)と、該第2の加算器(16)の出力を積分する、信号ルートに遅延器を有する第2の積分器(17)と、該第2の積分器(17)の出力を量子化し、該量子化結果を出力端子から出力する量子化器(18)と、該量子化器(18)の出力をD/A変換して該帰還信号を作成するD/A変換器(19)とを備えたΣΔ変調器において、該入力端子と第1の加算器(14)との間に1.0 以下の増幅度α1を有する第1の増幅手段(21)を、該D/A変換器(19)と第1の加算器(14)との間に該α1 と等しい増幅度β1 を有する第2の増幅手段(22)を、該第1の積分器(15)と第2の加算器(16)との間に 1.0の増幅度α2 を有する第3の増幅手段(23)を、該D/A変換器(19)と第2の加算器(16)との間に 1.0以下の増幅度β2 を有する第4の増幅手段(24)を備えたことを特徴とするオーバサンプリングA/D変換器用ΣΔ変調器。