特許
J-GLOBAL ID：200903084573397970
薄膜トランジスタ回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-316970
公開番号（公開出願番号）：特開平7-168154
出願日： 1993年12月16日
公開日（公表日）： 1995年07月04日
要約：
【要約】【目的】 誤動作の発生確率を飛躍的に減少させた薄膜トランジスタ回路を提供する。【構成】 シフトレジスタを備えた薄膜トランジスタ回路において、前記薄膜トランジスタのシフトレジスタ部に入力する一対のクロック信号φおよびφ*を、第1のクロック信号および参照電圧信号の電圧差を増幅する差動増幅回路を用いて得ることを特徴とする薄膜トランジスタ回路。【効果】 上記手段を講じた薄膜トランジスタ回路においては、電源電圧に対する誤動作の発生確率の依存性が無くなるため、動作を保証する電源電圧の規格範囲を大きくとることが可能となる。
請求項（抜粋）：
シフトレジスタを備えた薄膜トランジスタ回路において、前記薄膜トランジスタ回路のシフトレジスタ部が、第1のクロック信号に規定される第1のクロックドインバータと、前記第1のクロックとは逆位相の関係にある第2のクロック信号に規定される第2のクロックドインバータと、インバータと、薄膜トランジスタからなるダイオード回路とからなり、前記第1のクロックドインバータの出力端子を前記ダイオード回路の入力端子に接続し、前記ダイオード回路の出力端子を前記インバータおよび第2のクロックドインバータの入力端子に接続し、前記インバータの出力端子を前記第1のクロックドインバータの出力端子兼前記ダイオード回路の入力端子に接続し、さらに、前記第2のクロックドインバータの出力を、第1のクロック信号と第2のクロック信号が入れ替わるのを除いて構成を上記と同じくした回路の前記第1のクロックドインバータの入力端子に相当する端子に接続して構成されることを特徴とする薄膜トランジスタ回路。
IPC (4件)：
G02F 1/133 550
, G02F 1/136 500
, G09G 3/36
, H01L 29/786
