特許

J-GLOBAL ID：200903084573542651

ディジタル画像処理回路および画像観察装置

発明者： 高内 清司
出願人/特許権者： 株式会社キーエンス
代理人 (1件)： 福島 祥人
公報種別：公開公報
出願番号（国際出願番号）：特願平7-184490
公開番号（公開出願番号）：特開平9-037144
出願日： 1995年07月20日
公開日（公表日）： 1997年02月07日
要約：

【要約】【課題】 簡単な構成で、入力画像データの変化に即応して出力画像データを滑らかに変化させることができ、かつ画像の明るさおよび雑音の除去を行ないつつ画像の改善を行うことができるディジタル画像処理回路およびそれを用いた画像観察装置を提供することである。【解決手段】 FIFO型フレームメモリ22は、加算器21から出力される画像データを順次的に1フレームずつ遅延させて出力するとともに、出力画像データYoutを係数ROM23にアドレス信号として与える。係数ROM23は、画像データと予め定められた係数との乗算結果を示す係数データを予め定められたアドレスに記憶し、出力画像データYoutに対応する係数データDを読み出す。加算器21は、入力画像データYinと係数ROM23から出力された係数データDとを加算する。

請求項（抜粋）：

入力されたディジタル画像データを処理するディジタル画像処理回路であって、ディジタル画像データを順次的に1フレームずつ遅延させて出力する遅延手段と、前記遅延手段から出力されるディジタル画像データと予め定められた係数との乗算結果を出力する演算手段と、前記入力されたディジタル画像データと前記演算手段から出力された乗算結果とを加算して前記遅延手段に与える加算手段とを備えたことを特徴とするディジタル画像処理回路。

IPC (4件)：

H04N 5/235 ,  G02B 23/24 ,  G06T 5/20 ,  H04N 7/18

FI (4件)：

H04N 5/235 ,  G02B 23/24 B ,  H04N 7/18 M ,  G06F 15/68 410