特許
J-GLOBAL ID：200903084615407652
半導体集積回路装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-002049
公開番号（公開出願番号）：特開平9-191056
出願日： 1996年01月10日
公開日（公表日）： 1997年07月22日
要約：
【要約】【課題】本発明の目的は、微細CMOSと完全CMOS型微細メモリセルをシリコン基板上に作成した高性能、且つ高信頼性を有する半導体集積回路装置を提供することである。【解決手段】層間絶縁酸化膜15(1000〜500nm)の下層に窒化膜14(50〜100nm)を設け、第1に酸化膜の加工速度に対して窒化膜の加工速度が非常に小さくなるドライエッチング技術を用い層間絶縁酸化膜15のみを加工し、第2に窒化膜14を既存のドライエッチング技術により加工するようにして、窒化膜14下のMOSのソース/ドレイン8、9、11、12の表面、ゲート電極7の表面、サイドスペーサ10及びフィールド酸化膜2の削れを抑えるようにした。
請求項（抜粋）：
少なくとも2つのMISFETによって構成される一対の入出力端子を有するフリップフロップ回路と、前記フリップフロップ回路のそれぞれの入出力端子に接続されるスイッチ用MISFETとで構成されるメモリセルとを有する半導体集積回路装置であって、前記メモリセル上に形成され、前記フリップフロップ回路を構成する第1のMISFETの一方の半導体領域と第2のMISFETのゲート電極とを接続する接続孔が設けられた層間絶縁膜と、前記層間絶縁膜下に設けられた窒化膜とを有することを特徴とする半導体集積回路装置。
IPC (2件)：
H01L 21/8244
, H01L 27/11
