特許
J-GLOBAL ID：200903084621459850
集積回路用ドレイン拡張型トランジスタ
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-328380
公開番号（公開出願番号）：特開2001-168210
出願日： 2000年10月27日
公開日（公表日）： 2001年06月22日
要約：
【要約】【課題】 サブミクロンCMOSプロセス用の集積回路用ドレイン拡張型トランジスタを提供する。【解決手段】 トランジスタ・ゲート(40)がシリコン基板(10)中のCMOSn形ウエル領域(80)およびCMOSp形ウエル領域(70)を覆って形成される。各種のCMOSウエル領域中に、トランジスタ・ソース領域(50)、(140)およびドレイン領域(55)、(145)が形成されて、ドレイン拡張型のトランジスタが作製される。ここにおいて、CMOSウエル領域(70)、(80)がトランジスタのドレイン拡張領域として機能する。
請求項（抜粋）：
集積回路用ドレイン拡張型トランジスタであって、第2のウエル領域に隣接する第1のウエル領域を含む半導体基板、前記第1ウエル領域および前記第2ウエル領域を覆うトランジスタ・ゲート、前記トランジスタ・ゲートに隣接し、前記第1ウエル領域中に含まれる第1の伝導形のトランジスタ・ソース領域、および前記第2ウエル領域中に含まれる第1の伝導形のトランジスタ・ドレイン領域、を含む集積回路用ドレイン拡張型トランジスタ。
IPC (3件)：
H01L 21/8238
, H01L 27/092
, H01L 29/78
H01L 27/08 321 C
, H01L 27/08 321 B
, H01L 29/78 301 S
