特許
J-GLOBAL ID：200903084628234382
絶縁ゲート制御半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平3-319459
公開番号（公開出願番号）：特開平5-021787
出願日： 1991年12月04日
公開日（公表日）： 1993年01月29日
要約：
【要約】 (修正有)【目的】絶縁ゲートバイポーラトランジスタ等の絶縁ゲート制御形の半導体装置内に過負荷保護のため組み込まれる電界効果トランジスタ部がゲート電圧により降伏しないようにし、オフ動作時に電界効果トランジスタ部にラッチアップが誘発されないようにし、負荷端子時に発振が発生しないようにする。【構成】本体部10と過負荷検出部20と電流検出抵抗40と電界効果トランジスタ部50を備える絶縁ゲート制御半導体装置に対し、電界効果トランジスタ部50と絶縁ゲートIGの間に定電圧手段61を挿入し、電界効果トランジスタ部のドレイン層を不純物濃度が異なる複合構成とし、電界効果トランジスタ部50のゲートと絶縁ゲートとの間に保護ダイオードを挿入し、電界効果トランジスタ部を取り囲んでガードリング層を設け、あるいは電界効果トランジスタ部のゲートに電流検出抵抗40の電圧降下を充電ダイオードを介して与えるようにする。
請求項（抜粋）：
ゲート抵抗を備える絶縁ゲートにより制御される半導体装置の本体部と、本体部とほぼ同構成の半導体装置部分としてなり本体部と共通な絶縁ゲートを備える過負荷検出部と、過負荷検出部を通る電流を受ける電流検出手段と、電流検出手段の電圧降下をゲートに受ける電界効果トランジスタ部と、電界効果トランジスタ部と絶縁ゲートとの間に挿入された定電圧手段とを備え、電界効果トランジスタ部のオン時にそのオン抵抗とゲート抵抗とにより絶縁ゲートに掛かる電圧を低下させ本体部を保護するようにしたことを特徴とする絶縁ゲート制御半導体装置。
FI (3件)：
H01L 29/78 301 K
, H01L 29/78 321 J
, H01L 29/78 321 K
