特許
J-GLOBAL ID：200903084649469282
半導体デバイス試験装置
発明者：
出願人/特許権者：
代理人 (1件)：
草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-159013
公開番号（公開出願番号）：特開平10-073645
出願日： 1997年06月16日
公開日（公表日）： 1998年03月17日
要約：
【要約】【課題】 高速で動作するストローブ発生器を使用することなく、低速動作半導体デバイスから高速動作半導体デバイスまでを試験することができる半導体デバイス試験装置を提供する【解決手段】 同じ周波数の原ストローブパルスをそれぞれ発生する4つのストローブパルス発生器によりストローブ発生器6を構成し、ストローブパルス発生器と同数の4つの論理比較回路5-1〜5-4を設け、さらに、原ストローブパルス周波数の4倍の新しい高速のストローブ信号で、原ストローブパルス周波数の2倍に高速化した新しい2つのストローブ信号で、及び原ストローブパルスの周波数と同じ周波数であるが位相が互いに相違する新しい4つのストローブ信号で、それぞれレベル比較器2からの出力信号Vを取り込み、期待値データ信号と論理比較するモード1、モード2、及びモード3のいずれかを設定するモード選択回路9を設ける。
請求項（抜粋）：
被試験半導体デバイスに所定のパターンの一連のテストデータ信号を印加し、前記被試験半導体デバイスから読み出された読み出しデータ信号を論理比較回路において期待値データ信号と論理比較し、比較結果が不一致であるときに、その不一致を示すフェイル信号を出力し、不良解析メモリに格納するように構成されている半導体デバイス試験装置において、同じ周波数の原ストローブ信号をそれぞれ発生する複数のストローブ発生器と、それぞれが1つの原ストローブ信号によって取り込まれた前記被試験半導体デバイスからの読み出しデータ信号を期待値データ信号と論理比較して、不一致のときにフェイル信号を発生する、前記ストローブ発生器の数と同数の複数の論理比較回路と、前記複数のストローブ発生器と前記複数の論理比較回路との間に設けられ、前記複数のストローブ発生器からそれぞれ発生される原ストローブ信号に所定の遅延量を与えて、前記被試験半導体デバイスからの読み出しデータ信号を対応する論理比較回路に取り込むタイミングを制御するストローブ制御回路と、1テストサイクルを構成する複数のテスト周期のそれぞれにおいて、原ストローブ信号の周波数を、ストローブ発生器の数だけ倍増した周波数を有する新しいストローブ信号によって、前記被試験半導体デバイスからの読み出しデータ信号を対応する論理比較回路に取り込むことができる第1テストモードを選択する第1モード信号と、原ストローブ信号の周波数と同じ周波数を有するが、位相が互いに相違する複数の新しいストローブ信号によって、前記被試験半導体デバイスからの読み出しデータ信号を複数のタイミングで対応する論理比較回路に取り込むことができる第2テストモードを選択する第2モード信号とを少なくとも発生するモード選択回路とを具備することを特徴とする半導体デバイス試験装置。
IPC (2件)：
FI (2件)：
G01R 31/28 H
, G01R 31/28 R
