特許

J-GLOBAL ID：200903084650100063

集積回路

発明者： 永山 義治 ,  渡邊 圭紀
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平7-243393
公開番号（公開出願番号）：特開平9-093109
出願日： 1995年09月21日
公開日（公表日）： 1997年04月04日
要約：

【要約】【課題】 集積回路内の基準電位ラインへの入力信号の重畳を少なくして誤動作を防止する。【解決手段】 入力側の終端抵抗を集積回路に内蔵させるとともに、この終端抵抗に流れる信号電流によって生じる集積回路内での基準電位の変動を打ち消すような電流を生成する逆電流生成回路を上記集積回路に内蔵させる。【効果】 入力側の終端抵抗を集積回路に内蔵させながらも、外部端子数を増やすことなく、その集積回路内の基準電位ラインへの入力信号の重畳を抑えることができる。

請求項（抜粋）：

外部端子から入力信号を受ける入力バッファ回路と、この入力バッファ回路の入力ラインを集積回路内にて終端させる終端抵抗と、この終端抵抗に流れる信号電流によって生じる集積回路内での基準電位の変動を打ち消すような電流を生成する逆電流生成回路を内蔵することを特徴とする集積回路。

IPC (3件)：

H03K 19/0175 ,  H03K 19/003 ,  H03K 19/086

FI (4件)：

H03K 19/00 101 Q ,  H03K 19/003 C ,  H03K 19/086 ,  H03K 19/00 101 F