特許
J-GLOBAL ID：200903084691924976
VPシェーパー
発明者：
出願人/特許権者：
代理人 (1件)：
草野 卓
公報種別：公開公報
出願番号（国際出願番号）：特願平6-205227
公開番号（公開出願番号）：特開平8-070303
出願日： 1994年08月30日
公開日（公表日）： 1996年03月12日
要約：
【要約】【目的】 セルバッファの容量を小とする。【構成】 バーチャルチャネルVC#1〜#3を多重化装置23で1列のセル列に多重化し、その到来セルごとに何れのVCであるかにより書き込み制御部25で、そのVCの直前の記憶セルのアドレスを到来セルに付けて、セル記憶部21の、空アドレス管理部26から各種アドレスに書き込み、セル記憶部21には各VC#1〜#iごとにその各セルが、次のセルが記憶されるアドレスと共に記憶されてチェーニングされ、つまり仮想的に個別セルバッファが構成される。セル記憶部21を読み出し制御部27で、ほぼ一定時間間隔でセルを読み出して伝送路15へ供給してバーチャルパスとする。
請求項（抜粋）：
複数のバーチャルチャネル又はバーチャルパスを多重化してあらかじめ決められたセル間隔で伝送路に送出するVPシェーパーにおいて、到着するセルを記憶し、読み出したセルを上記伝送路に供給するセル記憶部と、上記記憶部への書き込み/読み出しを制御し、多重化前の上記バーチャルチャネル又はバーチャルパスごとにそのセルをチェーニングして上記記憶部に書き込み、上記記憶部からセルをほぼ上記セル間隔で読み出すバッファ制御手段と、を具備することを特徴とするVPシェーパー。
IPC (3件)：
H04L 12/28
, H04L 7/00
, H04Q 3/00
