特許

J-GLOBAL ID：200903084697627507

ダイナミック形半導体記憶装置

発明者： 室谷 樹徳
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 五十嵐 省三
公報種別：公開公報
出願番号（国際出願番号）：特願平5-187028
公開番号（公開出願番号）：特開平7-085662
出願日： 1993年06月30日
公開日（公表日）： 1995年03月31日
要約：

【要約】【目的】 低製造コスト、低消費電力、高信頼性のDRAMを提供すること。【構成】 ワード線WLi は非選択時には0V、選択時にはVCC+αとなる。選択モード時に、ビット線BLj 、BLj' の低電位側ビット線BLj のローレベルを0Vより高いVREF とした。この結果、非選択メモリセルのトランジスタの実効ゲート電圧は負となる。

請求項（抜粋）：

第1の電源電圧(GND)をローレベルとして駆動されるワード線(WLi ) と、前記第1の電源電圧より高い第2の電源電圧(VREF ) をローレベルとして駆動されるビット線(BLj ) と、該ビット線に接続されたソース、前記ワード線に接続されたゲート、及びドレインを有するメモリセルトランジスタ(Qij) と、該メモリセルトランジスタのドレインに接続されたメモリセルキャパシタ(Cij) とを具備するダイナミック形半導体記憶装置。

引用特許：

審査官引用 (1件)

• 特開昭60-191499