特許

J-GLOBAL ID：200903084743327270

チップ・オン・ボード遮蔽構造およびその製造方法

発明者： 中原 浩二
出願人/特許権者： 富士通電装株式会社
代理人 (1件)： 古谷 史旺 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-014180
公開番号（公開出願番号）：特開平10-214923
出願日： 1997年01月28日
公開日（公表日）： 1998年08月11日
要約：

【要約】【課題】 ベアチップをプリント配線板へ直接実装するチップ・オン・ボード(Chip・On・Board)構造に係わり、特にベアチップを外来ノイズから保護する遮蔽構造を備えたチップ・オン・ボードおよびこのチップ・オン・ボードの製造方法に関し、十分な遮蔽効果を得ることができ、小型化,高密度実装化を可能にすることができるチップ・オン・ボード遮蔽構造およびその製造方法を提供することを目的とする。【解決手段】 プリント配線板上にベアチップを搭載するとともに、ベアチップの周囲に、ベアチップを外来ノイズから保護する導電性の遮蔽部材を形成してなるチップ・オン・ボード遮蔽構造において、ベアチップの周囲に、ベアチップを保護する封止部材に対する流れ止め用枠を形成し、封止部材を覆って遮蔽部材を形成し、遮蔽部材をプリント配線板の接地部に電気的に接続してなることを特徴とする。

請求項（抜粋）：

プリント配線板上にベアチップを搭載するとともに、前記ベアチップの周囲に、前記ベアチップを外来ノイズから保護する導電性の遮蔽部材を形成してなるチップ・オン・ボード遮蔽構造において、前記ベアチップの周囲に、前記ベアチップを保護する封止部材に対する流れ止め用枠を形成し、前記封止部材を覆って前記遮蔽部材を形成し、前記遮蔽部材を前記プリント配線板の接地部に電気的に接続してなることを特徴とするチップ・オン・ボード遮蔽構造。

IPC (3件)：

H01L 23/28 ,  H01L 21/56 ,  H05K 9/00

FI (3件)：

H01L 23/28 C ,  H01L 21/56 E ,  H05K 9/00 R

引用特許：

審査官引用 (3件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-039335   出願人：松下電工株式会社
• 混成集積回路
  公報種別：公開公報   出願番号：特願平5-257106   出願人：富士ゼロックス株式会社
• 特表平7-503579