特許

J-GLOBAL ID：200903084792598700

積層チップ部品の製造方法

発明者： 鈴木 靖生 ,  遠藤 一明 ,  山崎 和久
出願人/特許権者： 富士電気化学株式会社
代理人 (1件)： 松井 伸一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-216681
公開番号（公開出願番号）：特開平8-064470
出願日： 1994年08月19日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】 誘電体シートに対する孔開け等の工程数を減らし製造時間の短縮を図る積層チップ部品の製造方法を提供すること【構成】 従来1枚毎にビアホールを製造していたが、4枚の誘電体シートをホットプレスにより積層一体化して積層シートを形成し(ST12)、積層シートを枠にはりつけ(ST13)、その状態で一度に貫通孔を形成するとともにそこに導体ぺーストを流し込み、ビアホールを形成する(ST14,15)。これにより、ビアホール作成のための穴開け工程数等が減少する。次いで、ビアホールを形成された積層シートの1枚の片面に、導体ペーストをパターン印刷して、第1パターンを形成する。一方、未加工の誘電体シートの1枚を枠に貼り付けるとともにスクリーン印刷して、第2パターンを形成する(ST17,18)。各シートを所定の順で積層後、ホットプレスして一体化する(ST19)。

請求項（抜粋）：

少なくとも穴開け加工対象の誘電体シートを複数枚積層し一体化して、所定数の積層シートを形成し、前記積層シートの所定位置に貫通孔を形成するとともに、その貫通孔に導体ペーストを流し込み、前記所定の積層シートの表面または、単独の誘電体シートの表面所定位置に内部導体パターンを形成し、次いで、前記積層シート及び誘電体シートを所定の順で積層するとともに焼結するようにした積層チップ部品の製造方法。

IPC (5件)：

H01G 4/30 311 ,  H01F 41/04 ,  H01P 11/00 ,  H05K 3/46 ,  H01B 13/00 501