特許

J-GLOBAL ID：200903084793246212

電子回路装置の製造方法

発明者： 高井 雄一 ,  西山 和夫 ,  柳澤 喜行 ,  遠田 真史 ,  柳田 敏治 ,  長谷川 潔 ,  吉野 功高
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-327443
公開番号（公開出願番号）：特開2001-144244
出願日： 1999年11月17日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】複数枚の実装基板をバンプを介して接続して、実装部品の高密度化および短配線化を実現することができる電子回路装置の製造方法を提供する。【解決手段】第1実装基板配線部(11,12,13,14,15,16)を有する第1実装基板10上に、第1実装基板配線部に接続するように第1実装部品20を実装し、第1実装基板上に、第1実装基板配線部に接続するようにバンプ23を形成し、バンプの上層に、第2実装基板配線部(31,32,33,34)を有する第2実装基板30を、第2実装基板配線部とバンプが接続するように積層させる。以降は、例えば第1実装基板と第2実装基板の間隙部を樹脂封止(24)し、第2実装基板の第1実装基板側の反対側の面上に、第2実装基板配線部に接続するように第2実装部品(35,37)を実装する。

請求項（抜粋）：

第1実装基板配線部を有する第1実装基板上に、前記第1実装基板配線部に接続するように第1実装部品を実装する工程と、前記第1実装基板上に、前記第1実装基板配線部に接続するようにバンプを形成する工程と、前記バンプの上層に、第2実装基板配線部を有する第2実装基板を、前記第2実装基板配線部と前記バンプが接続するように積層させる工程とを有する電子回路装置の製造方法。

IPC (2件)：

H01L 25/00 ,  H01L 21/60 311

FI (2件)：

H01L 25/00 A ,  H01L 21/60 311 S

Fターム (6件)：

5F044KK01 ,  5F044KK16 ,  5F044LL01 ,  5F044QQ01 ,  5F044RR01 ,  5F044RR18