特許

J-GLOBAL ID：200903084830381869

電界効果型パワ-素子集積回路

発明者： 長谷川 貴彦
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-323120
公開番号（公開出願番号）：特開平8-181307
出願日： 1994年12月26日
公開日（公表日）： 1996年07月12日
要約：

【要約】【目的】 本発明は特にゲート配線パターンを改良してチップ面積を有効に利用して有効セル数を増加するかあるいはチップ面積を小さくし得るようにした電界効果型パワ-素子集積回路を提供する。【構成】 チップ上に形成されるゲート金属配線を有する電界効果型パワ-素子集積回路において、前記ゲート金属配線は、前記チップの両側に分けて形成される第1及び第2のゲート金属配線部分と、前記チップの中央を通して形成されるもので、上記第1及び第2のゲート金属配線部分に接続された第3のゲート金属配線部分とを有してなることを特徴とする電界効果型パワ-素子集積回路が提供される。

請求項（抜粋）：

チップ上に形成されるゲート金属配線を有する電界効果型パワ-素子集積回路において、前記ゲート金属配線は、前記チップの両側に分けて形成される第1及び第2のゲート金属配線部分と、前記チップの中央を通して形成されるもので、上記第1及び第2のゲート金属配線部分に接続された第3のゲート金属配線部分とを有してなることを特徴とする電界効果型パワ-素子集積回路。