特許
J-GLOBAL ID：200903084855148000
電界効果トランジスタおよびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-064104
公開番号（公開出願番号）：特開平6-232174
出願日： 1993年03月23日
公開日（公表日）： 1994年08月19日
要約：
【要約】【目的】 本発明は、ゲート長の短いゲート電極を有する電界効果トランジスタの製造方法を提供することを目的とする。【構成】 ダミーゲート(5)をマスクに第1の不純物層(6)を形成した後に、このダミーゲート(5)の側面部がエッチングされる。そして、エッチング後のダミーゲート(5)をマスクに第1の不純物層(6)よりも低濃度の第2の不純物層(7)が形成され、このダミーゲート(5)の反転パターンをマスクにゲート電極(9)が形成される。
請求項（抜粋）：
半導体基板上にイオン注入を行い活性層を形成する第1の工程と、前記半導体基板上にダミーゲートを形成し、このダミーゲートをマスクに前記半導体基板に不純物を注入して第1の不純物層を形成する第2の工程と、前記ダミーゲートの外形寸法を小さくし、このダミーゲートをマスクとして前記半導体基板に前記第1の不純物層に注入された不純物と同一の導電型の不純物を注入し、前記第1の不純物層よりも低濃度の第2の不純物層を形成する第3の工程と、前記ダミーゲートを覆う絶縁膜を形成する第4の工程と、前記第1の不純物層上の前記絶縁膜を除去して、除去した領域にオーミック電極を形成すること、および前記ダミーゲートを用いて前記絶縁膜をリフトオフし、リフトオフした領域にゲート電極を形成することを含む第5の工程とを備えることを特徴とする電界効果トランジスタの製造方法。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 21/302
