特許

J-GLOBAL ID：200903084865280844

半導体集積回路装置

発明者： 笠 信博 ,  田代 嘉靖 ,  堀 和明
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2005-353102
公開番号（公開出願番号）：特開2006-165571
出願日： 2005年12月07日
公開日（公表日）： 2006年06月22日
要約：

【課題】スプリアスノイズによるCN比の劣化を低減できるようにした信号処理用半導体集積回路の提供。【解決手段】ノイズの発生源となる発振回路を含む第1の回路ブロックと、該発振回路からのノイズが基体を通して伝達されることで誤動作するおそれのある回路を含む第2の回路ブロックを半導体基板表面の各々絶縁分離帯231,232で囲まれた第1の島領域241と第2の島領域242に形成し、第1の島領域241と第2の島領域242の能動素子形成箇所を除く基体領域203には低抵抗の半導体領域251,252を形成するとともに、低抵抗の半導体領域251,252を安定な電圧端子に接続させるようにした。【選択図】図3

請求項（抜粋）：

第1半導体領域と、 絶縁領域で囲まれた第1島領域と絶縁領域で囲まれた第2島領域とを有し、第1絶縁領域を介して上記第1半導体領域に形成された第2半導体領域と、 上記第1島領域に形成された第1回路ブロックと、 上記第2島領域に形成された第2回路ブロックと、 上記第1島領域の半導体領域に形成され、所定の電圧が供給され、上記第1島領域の上記半導体領域よりも抵抗が低い第3半導体領域と、 上記第2島領域の半導体領域に形成され、所定の電圧が供給され、上記第2島領域の上記半導体領域よりも抵抗が低い第4半導体領域とを備えることを特徴とする半導体集積回路装置。

IPC (6件)：

H01L 21/822 ,  H01L 27/04 ,  H04B 1/38 ,  H01L 27/06 ,  H01L 21/824 ,  H01L 27/08

FI (8件)：

H01L27/04 A ,  H04B1/38 ,  H01L27/04 H ,  H01L27/04 U ,  H01L27/06 101D ,  H01L27/06 101U ,  H01L27/06 321A ,  H01L27/08 331E

Fターム (38件)：

5F038BH19 ,  5F038CA03 ,  5F038CA09 ,  5F038CD02 ,  5F038CD04 ,  5F038DF01 ,  5F038DF11 ,  5F038DF12 ,  5F038EZ06 ,  5F038EZ12 ,  5F038EZ14 ,  5F038EZ20 ,  5F048AA04 ,  5F048AC07 ,  5F048AC10 ,  5F048BA12 ,  5F048BA16 ,  5F048BG05 ,  5F048BH04 ,  5F048BH05 ,  5F048BH09 ,  5F048CA04 ,  5F048CA07 ,  5F082AA36 ,  5F082BA06 ,  5F082BA11 ,  5F082BC04 ,  5F082BC09 ,  5F082BC13 ,  5F082BC14 ,  5F082BC15 ,  5F082FA20 ,  5F082GA04 ,  5K011AA16 ,  5K011DA00 ,  5K011JA01 ,  5K011KA04 ,  5K011KA18

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平5-049656   出願人：日本電装株式会社