特許

J-GLOBAL ID：200903084871583107

メモリセルアレイ及び半導体記憶装置

発明者： 菊田 和義
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-119173
公開番号（公開出願番号）：特開平5-314776
出願日： 1992年05月12日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】半導体記憶装置に係り、詳しくは同一チップ上にROMとRAMを集積するメモリセルアレイ及び半導体記憶装置に関し、RAM及びROMの専有面積の低減を図ることを目的する。【構成】 複数のワード線WLと複数のビット線BL,バーBLとの間にそれぞれRAMセル1を接続してなるメモリセルアレイ2において、そのメモリセルアレイ2の一部RAMセル1群を記憶値が書き換え不能な固定記憶値のメモリセル3群に形成した。

請求項（抜粋）：

複数のワード線(WL)と複数のビット線(BL,バーBL)との間にそれぞれRAMセル(1)を接続してなるメモリセルアレイにおいて、そのメモリセルアレイの一部RAMセル(1)群を記憶値が書き換え不能な固定記憶値のメモリセル(3)群に形成したことを特徴とするメモリセルアレイ。

IPC (4件)：

G11C 11/41 ,  G11C 11/401 ,  G11C 17/00 ,  H01L 27/10 495

FI (2件)：

G11C 11/34 345 ,  G11C 11/34 371