特許

J-GLOBAL ID：200903084874140001

銅合金導電プラグ形成方法及び装置

発明者： ジエームス・マツケル・エドウイン・ハーパー ,  カレン・リン・ホロウエイ ,  トーマス・ユ-キウ・クオツク
出願人/特許権者： インターナシヨナル・ビジネス・マシーンズ・コーポレイシヨン
代理人 (1件)： 頓宮 孝一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-081500
公開番号（公開出願番号）：特開平5-102318
出願日： 1992年03月03日
公開日（公表日）： 1993年04月23日
要約：

【要約】【目的】本発明は新規なVLSI相互接続構造28を提案する。【構成】銅導電ライン18を含むVLSI相互接続構造28内の二酸化ケイ素又はポリイミドでなる酸素含有絶縁体16内にバイア、ライン又は凹所14を設け、この凹所14に銅合金30を充填し、堆積した銅合金30の表面及び酸素含有絶縁体16に接触している合金部分の表面に合金元素酸化物の薄膜層32が形成される。この酸化物層32は拡散障壁及び又は接着層並びに自己保護層として用いられる。かくしてバイア、ライン又は凹所14において使用し得る銅合金30の断面積が増大し、ラインの電流導通能力を向上させることができる。

請求項（抜粋）：

基板の1つの主要な平面上に配置された酸素含有絶縁体層内に形成されたVLSI相互接続構造の凹所内に銅合金導電プラグを形成する方法において、銅及び原子百分率 2.0〔%〕未満の合金元素からなる銅合金を形成するステツプと、上記相互接続構造の凹所内に上記銅合金を堆積させると共に、銅合金プラグ並びに上記プラグの露出している表面及び上記プラグの上記酸素含有絶縁体に接触している面に上記合金元素の酸化物の薄膜層を形成するステツプとを含むことを特徴とする銅合金導電プラグ形成方法。

IPC (3件)：

H01L 21/90 ,  H01L 21/3205 ,  H01L 21/28 301

引用特許：

審査官引用 (4件)

• 特開平2-114639
  
• 特開昭64-077143
  
• 特開昭61-243447
  
• 特開昭64-064338