特許

J-GLOBAL ID：200903084904164911

メモリ素子

発明者： 三田 洋一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-177835
公開番号（公開出願番号）：特開平7-037378
出願日： 1993年07月19日
公開日（公表日）： 1995年02月07日
要約：

【要約】【目的】 メモリ内の任意の領域の塗りつぶし、特に行方向に長い領域の塗りつぶしを高速に行う。【構成】 記憶手段4はメモリセルがマトリクス状に配列されている。行アドレスデコード1によって記憶手段の行アドレスがデコードされる。列アドレスデコード2によって記憶手段の列アドレスがデコードされる。カラーレジスタ5には入力データが一時的に保持され、行アドレスデコードと列アドレスデコードとによって選択されたメモリセルに入力データを書き込まれる(第1のデータ入力)。行アドレスの下位数ビットに無関係に複数の行アドレスに対してカラーレジスタのデータを同時にメモリセルに書き込む(第2のデータ入力)。第1のデータ入力と第2のデータ入力とは必要に応じてを切り換えられる。

請求項（抜粋）：

メモリセルをマトリクス状に配列した記憶手段と、前記記憶手段の行アドレスをデコードする行アドレスデコード手段と、前記記憶手段の列アドレスをデコードする列アドレスデコード手段と、入力データを一時的に保持するデータ一時記憶手段と、前記行アドレスデコード手段と前記列アドレスデコード手段によって選択された前記記憶手段のメモリセルに入力データを書き込む第1のデータ入力手段と、前記行アドレスの下位数ビットに無関係に複数の行アドレスに対して前記データ一時記憶手段のデータを同時に前記記憶手段のメモリセルに書き込む第2のデータ入力手段と、前記第1のデータ入力手段と前記第2のデータ入力手段を切り換える切り換え手段とを有することを特徴とするメモリ素子。

IPC (4件)：

G11C 11/401 ,  G09G 5/36 530 ,  G11C 11/41 ,  H04N 5/907

FI (2件)：

G11C 11/34 371 H ,  G11C 11/34 W

引用特許：

審査官引用 (4件)

• 特開昭63-054646
  
• 特開昭63-054645
  
• 特開昭61-058058
  
• 特開昭60-076790