特許
J-GLOBAL ID：200903084930942116
フラツシユ・メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-304894
公開番号（公開出願番号）：特開平5-144278
出願日： 1991年11月20日
公開日（公表日）： 1993年06月11日
要約：
【要約】【目的】セル・トランジスタに書き込まれているデータの消去をチップあるいはブロックを単位として電気的に一括して行うように構成されるフラッシュ・メモリに関し、チップ面積の増大を招くことなく、消去ブロックの数を増加することができるようにする。【構成】×1構成の本来的なブロック27を消去ブロック280・・・28mに区分すると共に、消去ブロック280・・・28mとは別個独立のソース線40Rを設けてなる冗長用のブロック20を設ける。
請求項（抜粋）：
ソース線を共通にしてなる複数の本来的なセル・トランジスタからなる複数の消去ブロックを設け、これら複数の消去ブロックのそれぞれを一括消去の単位ブロックとすると共に、前記複数の消去ブロックと別個独立したソース線を共通にしてなる複数の冗長用のセル・トランジスタからなる冗長用のブロックを前記複数の消去ブロックに共通に設けて構成されていることを特徴とするフラッシュ・メモリ。
IPC (2件)：
G11C 16/06
, G11C 29/00 301
