特許

J-GLOBAL ID：200903084948377734

半導体装置

発明者： 森川 陽二 ,  柚木 勇
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 八田 幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-237895
公開番号（公開出願番号）：特開平8-102501
出願日： 1994年09月30日
公開日（公表日）： 1996年04月16日
要約：

【要約】【構成】 下部シリコン層1に、n+拡散層のドレイン12、ソース11、絶縁層2を介して形成されている上部シリコン層3にp+拡散層のドレイン32、ソース31が形成され、ソース11に第1電極5、ドレイン12とドレイン32が接続された第2電極6、及びソース31に第3電極7がそれぞれ配設され、上部シリコン層3上に、ゲート絶縁層81を介して唯一のゲート電極8が配設されている相補型インバータの半導体装置。【効果】 上下2つのFETを唯一のゲート8により制御できるので、素子面積が少なくなり、集積度が向上する。

請求項（抜粋）：

絶縁層を介して上下に絶縁分離された下部シリコン層と上部シリコン層とを有する基板に、該下部シリコン層に形成された、第1の導電型のチャネルが形成される電界効果トランジスタ(下部トランジスタ)と、該上部シリコン層に形成された、前記第1の導電型のチャネル部分の上に位置し、前記第1の導電型と異なる第2の導電型のチャネルが形成される電界効果トランジスタ(上部トランジスタ)と、前記下部トランジスタおよび前記上部トランジスタのそれぞれのチャネルを制御するために、前記上部シリコン層上に、前記チャネルが形成される部分の上に位置するように、ゲート絶縁層を介して形成された唯一のゲート電極と、よりなることを特徴とする半導体装置。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/00 301 ,  H01L 29/786

FI (2件)：

H01L 27/08 321 G ,  H01L 29/78 613 A