特許
J-GLOBAL ID:200903084949913206

堅固な再同期を使用するランレングス限定コ-ド化/デコ-ド

発明者:
出願人/特許権者:
代理人 (1件): 坂口 博 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-033614
公開番号(公開出願番号):特開平11-317670
出願日: 1999年02月12日
公開日(公表日): 1999年11月16日
要約:
【要約】 (修正有)【課題】 ランレングス限定(d,k)コード化チャネル・ビット・ストリームに挿入用の、データと非混同状態でRLL(d,k)コード化ビット・ストリームから回復できる堅固な再同期パターンを開示する。【解決手段】 この再同期パターンは、RLL(k)制約を超える連続した「0」から成る少なくとも1つのストリングを含み、チャネル・ビット・ストリームRLLデータ・コードワードに挿入される。RLLコードは、再同期パターンを(k)制約内可収式に短縮すべくシフトされた、「0」ビットのストリングに隣接する一方または両方の「1」ビットの再同期パターンからのビット・シフトを表す特定のパターンを除外する。再同期パターンは2つの異なる態様を有し、その1つはRLLコードの制約に違反する「0」のストリングであり、もう1つは、所定の長さ以上のVFOビット・パターンの除外連結シーケンスなど、RLLコードから特別に除外される態様である。
請求項(抜粋):
一連の無制約二進ソース信号をランレングス限定(RLL)(d,k)コードにコード化する方法であって、前記二進ソース信号のグループを受け取るステップと、前記二進ソース信号の前記グループをRLLコード化して二進信号のRLLチャネル・グループを生成するステップとを含み、前記RLLチャネル・グループが、1)前記RLL(d)制約より少ない「0」ビットを有するパターンと、2)前記RLL(k)制約より多い「0」ビットを有するパターンと、3)前記RLL(k)制約を超える連続「0」ビットから成る少なくとも1つのストリングを有する再同期パターンと、4)前記再同期パターンを前記(k)制約内に短縮するようにシフトされた、「0」ビットの少なくとも1つのストリングの前記出現に隣接する一方または両方の「1」ビットのシフトを含む前記再同期パターンからのビット・シフトを表す少なくとも1つのパターンとを除くビット・ストリームを含む方法。
IPC (2件):
H03M 7/14 ,  H04N 7/24
FI (2件):
H03M 7/14 ,  H04N 7/13 Z

前のページに戻る