特許
J-GLOBAL ID：200903084975131780
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-187880
公開番号（公開出願番号）：特開2001-015747
出願日： 1999年07月01日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 高耐圧及び低オン電圧の半導体装置を容易に得る。【解決手段】 p+基板10上にn-ドリフト領域12を形成し、n-ドリフト領域12内に電荷蓄積領域としての絶縁層14を形成する。n-ドリフト領域12上には、pチャネル領域18、n+エミッタ領域24、トレンチ型のゲート電極22、エミッタ電極28が形成される。絶縁層14は、ゲート電極22の延長方向とは交差する方向に延び、ストライプ状に複数形成される。絶縁層14によりpチャネル領域18への正孔引き抜きを抑制し、低オン電圧を得る。また、ストライプの開口により空乏層を形成して高耐圧を得る。
請求項（抜粋）：
絶縁ゲートを用いた半導体装置において、第1導電型のドリフト領域内あるいは前記ドリフト領域との界面近傍における第2導電型のチャネル領域内に形成される、前記絶縁ゲートの延長方向と交差する方向に延びる複数のストライプ状電荷蓄積領域を有することを特徴とする半導体装置。
IPC (2件)：
FI (3件)：
H01L 29/78 652 H
, H01L 29/78 653 A
, H01L 29/78 658 F
