特許
J-GLOBAL ID:200903084987038513
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
三好 秀和 (外8名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-022982
公開番号(公開出願番号):特開2000-223705
出願日: 1999年01月29日
公開日(公表日): 2000年08月11日
要約:
【要約】【課題】 微細化しても埋め込みゲート電極と表面配線の接続が容易で、信頼性の高い半導体装置を提供する。【解決手段】 ドレイン領域11と、このドレイン領域11の上部に配置されたp型のボディ領域13と、このボディ領域13の素子領域1を貫通して形成された第1の溝部と、ゲートコンタクト領域2に形成された第2の溝部と、ボディ領域13の表面に、第1の溝部に隣接して配置されたn+型のソース領域15と、第2の溝部に隣接して配置された副電極領域(n+領域)16と、第1及び第2の溝部の内部に、ゲート酸化膜32を介して埋め込まれた埋め込み制御電極33と、第2の溝部の上部において、副電極領域(n+領域)16と埋め込み制御電極33とを短絡して形成したゲート配線23とから少なくとも構成されている。
請求項(抜粋):
第1主電極領域と、前記第1主電極領域の上部に配置された素子領域及びゲートコンタクト領域とを有するボディ領域と、前記ボディ領域の前記素子領域を貫通して形成された第1の溝部と、前記ボディ領域の前記ゲートコンタクト領域に形成された第2の溝部と、前記ボディ領域の表面に、前記第1の溝部に隣接して配置された前記ボディ領域とは反対導電型の第2主電極領域と、前記第2の溝部に隣接して配置された前記ボディ領域とは反対導電型の副電極領域と、前記第1及び第2の溝部の内部に、前記第2主電極領域とは電気的に絶縁されて埋め込まれた埋め込み制御電極と、前記第2の溝部の上部において、前記副電極領域と前記埋め込み制御電極とを短絡して形成した制御電極用表面配線とから少なくとも構成されたことを特徴とする半導体装置。
IPC (2件):
FI (8件):
H01L 29/78 653 A
, H01L 29/78 301 V
, H01L 29/78 301 K
, H01L 29/78 652 S
, H01L 29/78 652 T
, H01L 29/78 655 A
, H01L 29/78 657 B
, H01L 29/80 V
Fターム (28件):
5F040DA22
, 5F040DA23
, 5F040DB06
, 5F040DC01
, 5F040DC02
, 5F040DC03
, 5F040EB13
, 5F040EB14
, 5F040EC07
, 5F040EC20
, 5F040EE03
, 5F040EE04
, 5F040EF04
, 5F040EF18
, 5F102FA06
, 5F102FB01
, 5F102GA14
, 5F102GB04
, 5F102GB06
, 5F102GC08
, 5F102GD10
, 5F102GJ02
, 5F102GJ03
, 5F102GJ05
, 5F102GK04
, 5F102GL04
, 5F102GL05
, 5F102GQ01
前のページに戻る