特許

J-GLOBAL ID：200903084988577809

センスアンプ回路

発明者： 今野 貴志
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平8-130263
公開番号（公開出願番号）：特開平9-320276
出願日： 1996年05月24日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】 メモリの読み出し時における、消費電力の少ないセンスアンプ回路を提供する。【解決手段】 読み出し信号RE-Nが“L”になると、PMOS21a,22aはオン状態になり、メモリセル11-iの相補型の出力信号LDB,LDB-NがノードN2,N4に伝えられる。ノードN2にはPMOS23aとNMOS23bで構成されたインバータ23が、ノードN4にはPMOS24aとNMOS24bで構成されたインバータ24が、それぞれ接続されている。インバータ23の出力側はインバータ24の入力側に、インバータ24の出力側はインバータ23の入力側に、それぞれ接続されて正帰還回路を構成している。このため、ノードN2,N4に対応する出力が、ノードN5,N6に出力された後は、センスアンプ回路20の消費電流はなくなる。

請求項（抜粋）：

第1の入力信号が入力される第1のノードと、第2のノードとの間の導通状態を制御信号に応答して制御する第1のスイッチ手段と、前記第1の入力信号とは異なるレベルの第2の入力信号が入力される第3のノードと、第4のノードとの間の導通状態を前記制御信号に応答して制御する第2のスイッチ手段と、前記第2のノードに接続された第1の電極、前記第1の入力信号に対応する第1の出力信号を出力する第5のノードに接続された第2の電極、及び前記第2の入力信号に対応する第2の出力信号を出力する第6のノードに接続され該第1と第2の電極間の導通状態を制御する制御電極を有する第1導電型の第1のMOSトランジスタと、固定電位に接続された第1の電極、前記第5のノードに接続された第2の電極、及び前記第6のノードに接続され該第1と第2の電極間の導通状態を制御する制御電極を有する前記第1導電型とは逆の第2導電型の第2のMOSトランジスタと、前記第4のノードに接続された第1の電極、前記第6のノードに接続された第2の電極、及び前記第5のノードに接続され該第1と第2の電極間の導通状態を制御する制御電極を有する第1導電型の第3のMOSトランジスタと、前記固定電位に接続された第1の電極、前記第6のノードに接続された第2の電極、及び前記第5のノードに接続され該第1と第2の電極間の導通状態を制御する制御電極を有する第2導電型の第4のMOSトランジスタと、前記制御信号に応答し、前記第1のスイッチ手段に対して相補的に、前記第5のノードと前記固定電位との間の導通状態を制御する第3のスイッチ手段と、前記制御信号に応答し、前記第1のスイッチ手段に対して相補的に、前記第6のノードと前記固定電位との間の導通状態を制御する第4のスイッチ手段とを、備えたことを特徴とするセンスアンプ回路。