特許

J-GLOBAL ID：200903085055176680

半導体装置及びその製造方法

発明者： 三澤 秀樹
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-333232
公開番号（公開出願番号）：特開平6-181293
出願日： 1992年12月14日
公開日（公表日）： 1994年06月28日
要約：

【要約】【目的】MOS型高電圧用トランジスタを有するFLASH EEPROM等の半導体装置において通常トランジスタの駆動能力を落すことなく、高電圧用トランジスタのジャンクション耐圧と動作耐圧を高く維持できる構造および製造方法を提供する。【構成】高電圧用トランジスタのサイドウォール絶縁膜の幅を通常トランジスタのサイドウォール絶縁膜の幅より広くすることにより、高電圧用トランジスタのドレインとソースのオフセット長を通常トランジスタのドレインとソースのオフセット長より長くする。

請求項（抜粋）：

MOS型トランジスタを有する半導体装置において、前記MOS型トランジスタのサイドウォール絶縁膜の幅が異なっているMOS型トランジスタを有していることを特徴とする半導体装置。

IPC (4件)：

H01L 27/088 ,  H01L 29/784 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/08 102 A ,  H01L 29/78 301 C ,  H01L 29/78 371