特許

J-GLOBAL ID：200903085055213144

クロック発生回路

発明者： 相川 稔
出願人/特許権者： 三菱電機株式会社 ,  三菱電機システムエル・エス・アイ・デザイン株式会社
代理人 (1件)： 宮田 金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-400516
公開番号（公開出願番号）：特開2002-202828
出願日： 2000年12月28日
公開日（公表日）： 2002年07月19日
要約：

【要約】【課題】 周波数の補正精度を高め、微妙な調整も可能で、消費電力を低減するクロック発生回路を得ることである。【解決手段】 クロック信号φ1を発生する発振回路5と、クロック信号φ1をカウントするタイマー1と、クロック信号φ2を発生するリングオシレータ6と、クロック信号φ2をカウントするタイマー2と、クロック信号φ3を発生するタイマー3とで構成する。

請求項（抜粋）：

第1のクロック信号を発生する発振回路と、前記第1のクロック信号をカウントする第1のタイマーと、第2のクロック信号を発生するリングオシレータと、前記第1のタイマーのオーバーフロー信号が入力され、前記第2のクロック信号をカウントする第2のタイマーと、前記第2のタイマーの各ビットを反転させた値が格納され、カウントし、前記カウント値をセットするリロードレジスタを設け、第3のクロック信号を発生する第3のタイマーとを備えるクロック発生回路。

IPC (4件)：

G06F 1/04 301 ,  G06F 1/04 ,  G06F 1/32 ,  H03L 7/00

FI (4件)：

G06F 1/04 301 A ,  G06F 1/04 ,  H03L 7/00 A ,  G06F 1/00 332 Z

Fターム (20件)：

5B011EA09 ,  5B011LL13 ,  5B079BA03 ,  5B079BA11 ,  5B079BA13 ,  5B079BA16 ,  5B079BB05 ,  5B079BC01 ,  5B079DD02 ,  5B079DD08 ,  5J106AA01 ,  5J106AA03 ,  5J106CC03 ,  5J106CC15 ,  5J106DD17 ,  5J106DD38 ,  5J106DD42 ,  5J106HH09 ,  5J106KK05 ,  5J106KK40