特許
J-GLOBAL ID：200903085066246702
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-163009
公開番号（公開出願番号）：特開平8-335398
出願日： 1995年06月06日
公開日（公表日）： 1996年12月17日
要約：
【要約】【目的】 ワード線選択に要する遅延時間をサイクルタイムから除外して高速アクセスを可能としたクロック同期式の半導体記憶装置を提供する。【構成】 メモリアレイ、アドレスバッファ、ワード線選択を行うロウデコーダ、ビット線選択を行うカラムデコーダ、及び選択ビット線のデータを読み出すデータセンス回路を有するクロック同期式のマスクROMにおいて、ロウデコーダ102は、アドレスバッファにより取り込まれるアドレス中のロウアドレスをデコードして複数本分のワード線駆動信号を得るプリデコーダ31と、このプリデコーダ31から順次得られるロウアドレスのワード線駆動信号をクロックに同期して交互に取り込んで保持する2系統のラッチ32a,32bと、これら2系統のラッチ32a,32bに保持されたワード線駆動信号をクロックに同期して交互に取り出してワード線に供給するセレクタ33とから構成した。
請求項（抜粋）：
データが記憶されるメモリアレイ、このメモリアレイのデータを選択するアドレスを取り込むアドレスバッファ、このアドレスバッファにより取り込まれたアドレスにより前記メモリアレイのワード線選択を行うロウデコーダ、前記アドレスバッファにより取り込まれたアドレスにより前記メモリアレイのビット線選択を行うカラムデコーダ、及び前記メモリアレイの選択ビット線のデータを読み出すデータセンス回路を有するクロック同期式の半導体記憶装置において、前記ロウデコーダは、前記アドレスバッファにより取り込まれるアドレス中のロウアドレスをデコードして複数本分のワード線駆動信号を得るプリデコーダと、このプリデコーダから順次得られる複数のロウアドレスのワード線駆動信号をクロックに同期して順次取り込んで保持する複数系統のラッチ手段と、これら複数系統のラッチ手段に保持されたワード線駆動信号をクロックに同期して順次取り出してワード線に供給する選択手段とを有することを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 17/00 306 B
, G11C 17/00 520 A
